УДК: 004.27

Управление динамикой вычислений в процессорах потоковой архитектуры для различных типов алгоритмов

В. М. Баканов, д-р техн. наук, проф., e-mail: vbakanov@hse.ru, Национальный исследовательский университет "Высшая школа экономики" (НИУ ВШЭ), г. Москва

Сформулированы задачи определения рациональных режимов работы вычислителей пост-фоннеймановской архитектуры с автоматическим распараллеливанием. Решение поставленных задач выполнено методами компьютерного моделирования, показана многовариантность решений и возможность выбора наиболее эффективных из них.

Ключевые слова: распараллеливание процессов обработки данных, проблемы распараллеливания, автоматизация распараллеливания, программное и аппаратное распараллеливание, постфон-неймановские архитектуры, потоковые вычислители, интенсивность вычислений, компьютерное моделирование, стратегии управления интенсивностью вычислений

Стр. 20–24